仪表放大器的三运放结构如何实现高共模抑制比？

行业背景：精密测量对共模抑制的需求

在工业传感器信号调理、生物电采集以及高精度数据采集系统中，仪表放大器（Instrumentation Amplifier）因其无需外部电阻匹配即可提供高共模抑制比（CMRR）而成为核心元件。近期趋势显示，随着物联网边缘节点的信号源阻抗差异增大、干扰环境复杂化，用户对前端模拟通道的共模噪声抑制能力提出了更高要求。传统的运放加分立电阻方案受限于电阻失配，CMRR通常仅能维持60~80 dB；而三运放结构仪表放大器通过内部对称设计和激光调整，可在宽频带内实现100 dB以上的CMRR。

核心原理：三级联结构如何实现共模抑制

三运放结构仪表放大器由两级组成：第一级为两个输入运放构成的差分缓冲级，第二级为一个差动减法级。其共模抑制的物理机制可从以下三个层面理解。

• 第一级对称缓冲：输入信号经A1、A2以单位增益（或固定增益）缓冲，共模电压在相同偏置下被原样传递至输出端，而差模信号被放大。关键在于，只要A1、A2的开环特性高度匹配，共模增益就几乎相同，差模增益则按RG设定。
• 第二级减法器消除共模：接入A3构成差分减法器，两端输入为第一级输出的和、差值。由于共模分量在第一级输出端保持一致，减法器输出可将其抵消，仅保留经放大的差模信号。
• 内部电阻网络匹配精度：高CMRR的实现依赖A3外围四个电阻的精确匹配。商用仪表放大器通常采用单片激光微调，将电阻比误差控制在0.01%以内，从而使共模抑制比达到100~130 dB。若使用分立元件，1%误差即可将CMRR拉低至60 dB。

实际应用中，CMRR还受限于输入级运放的开环增益随频率滚降。通常数据手册会标注直流CMRR与60 Hz/1 kHz频点下的CMRR，用户需根据干扰频率选择合适增益。

近期趋势与用户关注点

当前市场对低功耗、小尺寸仪表放大器需求上升，例如用于便携式心电监测或压力传感器调理。用户在选择三运放结构芯片时，普遍关注以下事项：

共模抑制比1.0 频率特性

并非所有频点CMRR都高。低频（<100 Hz）可轻松达到120 dB，但1 kHz以上随频率每十倍频程下降约20 dB。建议根据实际信号频率范围评估，必要时采用输出滤波或差分滤波器。

电源电压与共模范围

输入共模电压需限制在电源轨附近1~2 V以内，超出范围会导致输入级饱和，CMRR劣化。部分新型产品支持“轨到轨”输入，但需注意具体数据。

噪声与增益关系

第一级增益越大，后续减法器贡献的噪声比重越小。较低增益（如G=1）下，输出噪声主要由A3引入，用户应权衡增益设置与噪声性能。

可能影响与实际应用约束

三运放结构虽性能优秀，但并非万能：

• 输入阻抗极高（通常>10^9 Ω），适合高内阻信号源（如pH电极、压电传感器），但对低阻抗源无额外优势。
• 共模抑制比对温度敏感。芯片内部电阻温度系数匹配好时漂移可控制，但在大温差环境（-40~+125°C）下，CMRR可能下降10~20 dB，需关注温度系数指标。
• 部分低成本仪表放大器将第一级增益内部固定，用户仅能调节第二级增益，限制了灵活性。选择时需明确增益设置方式。

后续观察：集成化与自校准趋势

近年来，部分厂商开始将三运放结构与数字校准逻辑整合，通过片上温漂补偿或周期性自归零来保持CMRR在全温度范围和全寿命周期内的稳定性。另一方向是采用零漂移（chopper-stabilized）运放的仪表放大器，可同时降低1/f噪声与低频CMRR漂移。用户在未来选型中可关注此类新架构，但需评估其带外噪声与时钟干扰的影响。

总体而言，三运放结构通过对称缓冲与精密减法，以匹配为核心实现了高CMRR，在当前精密测量领域仍是最广泛采用的拓扑。理解其原理与约束条件，有助于在设计中选择合适器件并正确布局。